Vous n'êtes pas identifié.
Selon cet article l'hyper-threading existe même avant les P4 2.4Ghz(P4C) ce que la majorité des sites hardware nient.
D'après Intel le faite d'avoir le flag ht lors d'un cat /proc/cpuinfo prouve que le CPU gère le HyperTreading.
Dans mon cas j'ai le flag ht présent:
processor : 0
vendor_id : GenuineIntel
cpu family : 15
model : 2
model name : Intel(R) Pentium(R) 4 CPU 2.00GHz
stepping : 4
cpu MHz : 2018.574
cache size : 512 KB
physical id : 0
siblings : 1
fdiv_bug : no
hlt_bug : no
f00f_bug : no
coma_bug : no
fpu : yes
fpu_exception : yes
cpuid level : 2
wp : yes
flags : fpu vme de pse tsc msr pae mce cx8 apic sep mtrr pge mca cmov pat pse36 clflush dts acpi mmx fxsr sse sse2 ss ht tm
bogomips : 3981.31
alors j'ai recompilé le kernel avec la prise en charge SMP
CONFIG_SMP=y CONFIG_NR_CPUS=2 CONFIG_SCHED_SMT=y
Mon pc reboot normalement. Mais je décide de faire un petit coup d'oeil dans /var/log/dmesg:
Initializing CPU#0
PID hash table entries: 4096 (order: 12, 65536 bytes)
Detected 2018.574 MHz processor.
Using tsc for high-res timesource
Console: colour dummy device 80x25
Dentry cache hash table entries: 131072 (order: 7, 524288 bytes)
Inode-cache hash table entries: 65536 (order: 6, 262144 bytes)
Memory: 1034840k/1048496k available (2406k kernel code, 13032k reserved, 1036k data, 200k init, 130992k highmem)
Checking if this processor honours the WP bit even in supervisor mode... Ok.
Calibrating delay loop... 3981.31 BogoMIPS (lpj=1990656)
Security Scaffold v1.0.0 initialized
Capability LSM initialized
Mount-cache hash table entries: 512 (order: 0, 4096 bytes)
CPU: After generic identify, caps: 3febfbff 00000000 00000000 00000000
CPU: After vendor identify, caps: 3febfbff 00000000 00000000 00000000
CPU: Trace cache: 12K uops, L1 D cache: 8K
CPU: L2 cache: 512K
CPU: Hyper-Threading is disabled
CPU: After all inits, caps: 3febfbff 00000000 00000000 00000080
Intel machine check architecture supported.
Intel machine check reporting enabled on CPU#0.
CPU0: Intel P4/Xeon Extended MCE MSRs (12) available
Enabling fast FPU save and restore... done.
Enabling unmasked SIMD FPU exception support... done.
Checking 'hlt' instruction... OK.
CPU0: Intel(R) Pentium(R) 4 CPU 2.00GHz stepping 04
per-CPU timeslice cutoff: 1463.07 usecs.
task migration cache decay timeout: 2 msecs.
Total of 1 processors activated (3981.31 BogoMIPS).
Brought up 1 CPUs
Dans mon bios, j'ai aucune option pour activé le HyperTreading, j'essaye d'ajouté l'option acpismp=force dans mon lilo.conf et je relance lilo, je me retrouve avec ce message d'erreur:
LILO version 22.6, Copyright (C) 1992-1998 Werner Almesberger
Development beyond version 21 Copyright (C) 1999-2004 John Coffman
Released 02-Sep-2004, and compiled at 19:13:54 on Sep 13 2004
Debian GNU/Linux
Unrecognized token "acpismp" at or above line 18 in file '/etc/lilo.conf'
Ce que je me demande, est ce que c'est possible d'activé le Hypertreading?? Pourtant l'article du site Intel montre une démo sur un P4 1.70GHz
J'ai demandé sur andesi mais pas de réponse enfin l'article d'intel est space.
Hors ligne
C'est bien cette ligne que tu as mise cette ligne-ci dans le lilo.conf ?
append="acpismp=force"
Non c'est impossible. Ce qu'il y a c'est que l'HT est présent dans le core P4 depuis le Williamette mais non activé et il est IMPOSSIBLE de l'activer.
C'est la même chose avec les cores Prescott actuels: ils contiennent un deuxième core mais qui est inactif.
Hors ligne
Alors prk intel donne un exemple avec des CPU non HT (1.7G)?
Sauf s'ils ont activé le HT sur leur 1.7Ghz, chose qu'on peut pas faire comme consommateur
Hors ligne
Parce que les Engineering Samples ça existe, mais file voir l'URL ou t'as vu ça
Hors ligne
Ah pardon, j'avais pas vu. Bon dans leur exemple il s'agit d'un Engineeering Sample à coup sûr, leur CPUID donne un P4 model 1 ce qui correspond à un core Willamette (les tout premiers P4). Comme je l'ai dit avant, physiquement l'unité qui s'occupe de l'HyperThreading est présent depuis les tous premiers P4 mais était désactivée de manière hardware (autrement ça se saurait si on pouvait la réactiver par soft). L'unité HT a été activée à partir de certains cores P4 Model 2 (Northwood), mais je n'ai pas le stepping exact en tête.
Hors ligne
Ce qui est logique, ils ne vont pas activer une telle technologie à la sortie des premiers modèles. Et surtout ils ne vont pas donner les moyens de les activer.. ce serait pour eux, se mettre un couteau sous la gorge..
De tel CPU ne coutant "plus rien"..
Et pourquoi ils le font? Simplement parce que ça coute moins cher de faire un gros tirage de même CPU et de pouvoir utiliser les défectueux comme CPU bas de gamme et éventuellement "abîmer, un peu plus" certain d'entre eux pour que le HT ne soit pas utilisable.
Le HT qui se trouve dans ton CPU et qui est désactivé, il y a de grande chance qu'il soit tout simplement défect. mais que le reste fonctionnait suffisamment bien pour le mettre sur le marcher..
Hors ligne
enfin je ne pense pas, dans cet article il indique comment activé le HT, leur exemple est sur un 1.7Ghz ce qui prouve qu'il y a/ qu'ils ont les moyens d'activé le HT sur les CPU moins que les P4C.
Hors ligne
Oui, mais ça s'appelle un Engineering Sample ça à mon avis
Hors ligne
Moi j'en ai plein :mrgreen:
Itanium 500
K8 800
PIII 600 ES
etc etc...
Hors ligne
No way si Intel te l'a pas vendu en tant que CPU disposant de l'HT :?
Hors ligne
Ca j'en doute très fort, si c'était activable par soft ça se saurait depuis loooongtemps.
Hors ligne
Il déchaine les passions ce topic, n'empêche que je comprend que ça peut-être frustrant.
Pourtant on m'avait dit que les engineering samples ça se fesait plus :?: :!: :?:
Ben ils doivent bien tester leurs nouvelles technologies, les ES ça existera toujours lol :mrgreen:
mais oui, c'est frustrant de savoir qu'on a quelque chose sans pouvoir l'utiliser.
Hors ligne